ECS提供超全的振蕩器輸出類型指南

隨著越來越多的生產廠家開始使用石英晶體振蕩器,關于相關的資料知識有更多的人在關注,振蕩器的主要參數選項有封裝尺寸,頻率,電源電壓,頻率公差,輸出方式,工作溫度等.只要選擇正確的參數就能找到合適的晶振,除此之外,部分廠家會指定某個品牌,ECS晶振是目前市場上比較受歡迎的一家,其頻率元件種類齊全,幾乎可以找到任何一款想要的晶體和振蕩器.同時ECS公司也會不定時的發布一些與晶振相關的文章,以下內容就是他們家關于振蕩器輸出類型全面的知識資料.

關于振蕩器的最常見問題是:單端和差分輸出之間有什么區別,它們最適合什么應用?

根據應用和所需的操作頻率,有幾種輸出類型可供選擇.這里更詳細地介紹了一些不同的晶振輸出,以更好地理解每個輸出的好處和取舍.這應該使您更好地了解哪種類型最適合您的應用程序.

有兩種主要的輸出格式.

正弦波-如下圖所示,創建了一個連續的模擬正弦波,以頻率和幅度的速率掃描周期表示. 

方波-如下圖所示,是振蕩器輸出的數字表示.它的信號以頻率和幅度的速率由90度周期表示. 

我們將介紹的輸出是:

單端輸出:正弦波和削波正弦波

TTL(晶體管到晶體管邏輯)0.4~2.4V

CMOS(互補金屬氧化物半導體)0.5~4.5V

HCMOS(高速CMOS)0.5~4.5V

LVCMOS(低壓CMOS)0.5~4.5V

差分輸出:

PECL(正發射極耦合邏輯)3.3~4.0V

LVPECL(低壓PECL)1.7~2.4V

CML(電流模式邏輯)0.4~1.2V和2.6~3.3V

LVDS(低壓差分信號)1.0~1.4V

HCSL(高速電流轉向邏輯)0.0~0.75V

哪種石英晶體振蕩器輸出信號類型最適合您的應用?讓我們看看它們的優缺點,我們將從基本開始,首先看一下單端選項:

正弦波和削波正弦波:

正弦波-是晶體或振蕩器電路的標準或”自然”信號輸出.它由一個基本正弦頻率輸出組成.線性正弦波輸出可在所有輸出中提供最佳的相位噪聲性能.這些非常適合需要高質量輸出信號的應用.削波正弦波-正弦波輸出受到控制,因此不會達到其最大高電平或低電平.這樣,您將創建一個方波輸出,而不會犧牲任何所需的相位噪聲性能.在此圖中,您可以看到紅色的正弦波和黃色的正弦波. 

CMOS,HCMOS和LVCMOS:

CMOS,HCMOS和LVCMOS都屬于互補金屬氧化物半導體類別.它們是最適合低頻時鐘(通常低于250MHz)的方波數字輸出.這允許在時鐘輸出和芯片輸入之間直接連接.在大多數情況下,可以使用低值串聯電阻器來有效減少信號反饋并保持可靠的信號完整性.還有一些高速和低壓選項可能更適合您的特定需求.

TTL或晶體管到晶體管邏輯:

這是一個較舊的數字輸出標準,并且已被CMOS技術取代.這是因為CMOS提供了有源晶振較低的成本和更好的噪聲性能.CMOS和TTL都非常適合低功耗,較高的輸出擺幅以及相對較低的成本. 

差分輸出信號選項:

差分輸出提供雙相異相180°的輸出信號線.這對信號質量有很多好處,包括:

更好的上升和下降時間

出色的抖動和相位噪聲性能

改進的共模噪聲抑制

幫助減少電磁和射頻干擾

ECL或發射極耦合邏輯:

ECL主要是作為TTL的一種很好的替代方法引入的.ECL電路可以非常快速地改變狀態,這使其更適合于高速數據傳輸.差分晶振輸出的缺點之一是它們需要明顯更高的電源電流才能工作.ECL在使用過程中還會使用負電源.嘗試連接到正極基礎電源設備時,這可能會帶來挑戰.

PECL和LVPECL:

PECL輸出經常在高速時鐘分配電路中使用.這是因為PECL具有很高的抗噪能力,能夠在較長的線路長度上驅動高數據速率,并且由于電壓擺幅較大而具有良好的抖動性能.但是,PECL需要高功耗才能運行,這是主要缺點.LVPECL為千兆位以太網和光纖通道的使用奠定了良好的基礎.LVPECL就像LVDS在電氣上一樣,但是提供更大的差分電壓擺幅和稍低的電源效率.LVPECL的輸出可能會帶來挑戰,因為需要端接來發射電壓.同樣,芯片中的差分電路可能具有不同的輸入容差.確保檢查是否正確端接以達到最佳性能.

電流模式邏輯(CML):

CML具有與LVPECL相似的性能.這里的主要區別是CML不需要外部偏置.當需要考慮低功耗時,這使得CML可以替代LVPECL.

低壓差分信號(LVDS):

LVDS類似于LVPECL輸出,但是LVDS的功耗較低,并且電壓擺幅較小.LVDS通常用于滿足時鐘分配或背板收發器等高速數據傳輸需求.對于更高的數據速率,通常首選HCSL,CML或LVPECL,但比LVDS功耗更高.其他好處包括降低了對噪聲的敏感性,并且易于在CMOSIC中實現.LVDS石英晶體振蕩器的缺點是與PECL相比,其抖動性能降低,但是人們正在尋找新的技術來達到與LVPECL相同的抖動性能.

高速電流轉向邏輯(HCSL):

HCSL具有較新的輸出標準,例如LVPECL.HCSL的優點之一是其高阻抗輸出和快速切換時間.建議使用10至30Ω的串聯電阻,以減少可能的過沖和振鈴.其他優勢包括最快的開關速度,低功耗(介于LVDS和LVPECL之間)以及平均到良好的相位噪聲性能. 

快速回顧:

為了易于使用:LVDS輸出在接收器處只需要一個電阻,而LVPECL在發送器和接收器上都需要端接.對于更高的頻率:LVDS,LVPECL和HCSL比CMOS具有更快的轉換速度,但需要更多的功率.為了獲得最低的功耗:如果您的頻率高于150MHz,我們建議使用CMOS或LVDS.為獲得最佳抖動性能:如果頻率足夠低,請選擇LVPECL,LVDS和CMOS.

通過以上內容相信大家對有源晶振的輸出邏輯都有了一定了解,如果還有不明白或者想知道更多的資料,歡迎大家在金洛鑫電子官網http://m.sdws.net/歡迎探討,我司做為專業的晶振廠家,非常樂意為大家解答疑惑.

ECS提供超全的振蕩器輸出類型指南